# This Page Is Inserted by IFW Operations and is not a part of the Official Record

# **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

## IMAGES ARE BEST AVAILABLE COPY

As rescanning documents will not correct images please do not report the images to the Image Problem Mailbox.

#### PATENT ABSTRACTS OF JAPAN

(11) Publication number: 05075199 A

(43) Date of publication of application: 26.03.93

(51) Int. CI

H01S 3/133 G11B 7/125 H04B 10/04

(21) Application number: 04024622

(22) Date of filing: 14.01.92

(30) Priority:

25.01.91 JP 03 25724 25.01.91 JP 03 25666 25.01.91 JP 03 25378 25.01.91 JP 03 25708 (71) Applicant:

**RICOH CO LTD** 

(72) Inventor:

**EMA HIDETOSHI** ISHIDA MASAAKI

#### (54) SEMICONDUCTOR LASER CONTROL **APPARATUS**


(57) Abstract:

PURPOSE: To facilitate design of an optical-electrical load feedback loop and to enable high-speed control by using bipolar transistors to make circuits integrated in a semiconductor laser control apparatus which controls so that a monitor signal proportional to the output light intensity of a semiconductor laser may be equal to an emission command signal.

CONSTITUTION: An optical-electrical feedback loop I amplifies a differential current between an emission command signal and a monitor signal by an error current amplifier 13 and controls the forward current of a semiconductor laser LD. An automatic setting circuit III automatically sets the conversion rate of converting the emission command signal into the drive current of the semiconductor laser LD. A drive circuit II drives the semiconductor laser LD so as to attain an optical level corresponding to emission command independently of the optical-electrical load feedback loop I. Therefore, the controlled variable of the optical-electrical feedback loop decreases to improve

high-speed modulation characteristics.

COPYRIGHT: (C)1993,JPO&Japio



#### (19)日本国特許庁(JP)

## (12) 公開特許公報(A)

(11)特許出願公開番号

## 特開平5-75199

(43)公開日 平成5年(1993)3月26日

·						-:
(51)Int.Cl. <sup>6</sup>		識別配号	庁内整理番号	FI		技術表示箇所
H 0 1 S	3/133		7131 —4M			
G 1 1 B	7/125	C	8947-5D			
H 0 4 B	10/04			•		
			8426-5K	H 0 4 B	9/ 00	S
	ē					

審査請求 未請求 請求項の数12(全 24 頁)


			BEING WHAT HAVE SAN KINE
(21)出願番号	特願平4-24622	(71)出願人	000006747
			株式会社リコー
(22)出顧日	平成4年(1992)1月14日		東京都大田区中馬込1丁目3番6号
		(72)発明者	江間 秀利
(31)優先権主張番号	特顧平3-25724		東京都大田区中馬込1丁目3番6号 株式
(32)優先日	平 3 (1991) 1 月25日		会社リコー内
(33)優先権主張国	日本(JP)	(72)発明者	石田 雅章
(31)優先権主張番号	特願平3-25666		東京都大田区中馬込1丁目3番6号 株式
(32)優先日	平3(1991)1月25日		会社リコー内
(33)優先権主張国	日本(JP)	(74)代理人	弁理士 高野 明近 (外1名)
(31)優先権主張番号	特顧平3-25378		7,55
(32)優先日	平3(1991)1月25日	i	·
(33)優先権主張国	日本(JP)		·
/> BC () B	M-T- CU - 7		最終頁に続く
		1	MUNICIPAL V

#### (54) 【発明の名称】 半導体レーザ制御装置

#### (57)【要約】

【目的】 バイポーラトランジスタを用いた I C化による光・電気負帰還ループの設計を容易にし、かつ高速な 半導体レーザの制御を可能とする。

【構成】 光・電流負帰還ループは、発光信号指令とモニタ信号との差電流を誤差電流増幅器により増幅し、半導体レーザの順方向電流を制御する。カレント検出回路は、前記誤差電流増幅器の発光指令信号の変化に応じた出力電流の変化量を検出する。電流加算回路は、発光指令信号に比例した電流を出力し、比例係数を決定する。



i.

#### 【特許請求の範囲】

【請求項1】 被駆動半導体レーザの光出力の一部をモ ニターし、該半導体レーザの出力光強度に比例するモニ ター信号と発光指令信号とが等しくなるように前配半導 体レーザの順方向電流を制御する半導体レーザ制御装置 において、前記発光指令信号と前記モニター信号との差 電流を誤差電流増幅器により増幅して前記半導体レーザ の前記順方向電流を制御する光・電気負帰還ループと、 前記誤差電流増幅器の前記発光指令信号の変化に応じた 出力電流の変化量を検出するカレント検出回路と、第1 のD/A変換器と、前記カレント検出回路の出力と前記 第1のD/A変換器の出力とを比較する比較器と、該比 較器の出力結果を所定のタイミングに保持するメモリー 機能と、前記所定のタイミングを生成するタイミング発 生回路と、前記メモリーからの出力に従いD/A変換を 行なう第2のD/A変換器と、前記発光指令信号に比例 した電流を出力し、比例係数を前記第2のD/A変換器 の出力により決定する電流加算回路とから成ることを特 徴とする半導体レーザ制御装置。

【請求項2】 前記カレント検出回路をハイパスフィル 20 ターにより構成したことを特徴とする請求項1記載の半 導体レーザ制御装置。

【請求項3】 前記発光指令信号の最小値が所定値であ り、前記発光指令信号の変化は最小値から最大値に変化 させることを特徴とする請求項1記載の半導体レーザ制 御装置。

【請求項4】 前記カレント検出回路をハイパスフィル ターにより構成したことを特徴とする請求項3記載の半 導体レーザ制御装置。

【請求項5】 前記タイミング発生を遅延回路により構 30 成することを特徴とする諸求項1記載の半導体レーザ制 御装置。

【請求項6】 前記遅延回路の遅延時間の最小値を前記 光・電気負帰還ループの制御時間より長くしたことを特 徴とする請求項5記載の半導体レーザ制御装置。

【請求項7】 前記カレント検出回路をハイパスフィル ターにより構成し、前記変換タイミングの1ビットあた りの遅延時間を前記ハイパスフィルターの時定数より短 くしたことを特徴とする請求項6記載の半導体レーザ制 御装置。

【請求項8】 前記誤差電流増幅器は、入力電流により キャパシタンスの電荷を充放電することにより誤差電圧 に変換し、該誤差電圧をハイインピーダンス入力回路を 介して第1のペアトランジスタのエミッタ電流差を前記 誤差電圧に比例した電流だけ変化させる入力部と、前記 第1のペアトランジスタのベース・エミッタ電圧差を第 2のペアトランジスタのペース・エミッタ電圧差として 与えることにより、前配第2のペアトランジスタのコレ クタ電流を変化させ、該第2のペアトランジスタのコレ クタ電流に比例した電流を出力電流とする出力部とを有 50

することを特徴とする請求項1記載の半導体レーザ制御 装置。

【請求項9】 被駆動半導体レーザの光出力の一部をモ ニターし、該半導体レーザの出力光強度に比例するモニ ター信号と発光指令信号とが等しくなるように前記半導 体レーザの順方向電流を制御する半導体レーザ制御装置 において、前記発光指令信号と前記モニター信号との差 電流を誤差電流増幅器により増幅して前記半導体レーザ の前記順方向電流を制御する光・電気負帰還ループと、

該光・電気負帰還ループを介して、前記発光指令信号の <sup>→</sup> 変化に応じた前記半導体レーザの順方向電流をA/D変 換するA/D変換回路と、前記誤差電流増幅器の前記発 4 光指令信号の変化に応じた出力電流の変化量を検出する カレント検出回路とから成ることを特徴とする半導体レ ーザ制御装置。

【請求項10】 前記発光指令信号の最小値が所定値で あり、前記発光指令信号の変化は最小値から最大値に変 化させることを特徴とする請求項9記載の半導体レーザ 制御装置。

【請求項11】 前記A/D変換の各ピットの変換タイ ミングを遅延回路により構成することを特徴とする請求 項9記載の半導体レーザ制御装置。

【請求項12】 前記誤差電流増幅器は、入力電流によ りキャパシタンスの電荷を充放電することにより誤差電 圧に変換し、該誤差電圧をハイインピーダンス入力回路 を介して第1のペアトランジスタのエミッタ電流差を前 記誤差電圧に比例した電流だけ変化させる入力部と、前 記第1のペアトランジスタのベース・エミッタ電圧差を 第2のペアトランジスタのベース・エミッタ電圧差とし て与えることにより、前記第2のペアトランジスタのコ レクタ電流を変化させ、該第2のペアトランジスタのコ レクタ電流に比例した電流を出力電流とする出力部とを 有することを特徴とする請求項9記載の半導体レーザ制 御装置。

【発明の詳細な説明】

[0001]

【技術分野】本発明は、半導体レーザ制御装置に関し、 より詳細には、レーザプリンタ、光ディスク装置、デジ タル複写機、光通信装置等における光源として用いられ る半導体レーザの光出力を制御する半導体レーザ制御装 置に関する。

[0002]

【従来技術】半導体レーザは極めて小型であって、かつ 駆動電流により高速に直接変調を行なうことができるの で、近年、光ディスク装置、レーザプリンタ等の光源と して広く使用されている。しかし、半導体レーザの駆動 電流と光出力との関係は温度により著しく変化するので 半導体レーザの光強度を所望の値に設定しようとする場 合に問題となる。この問題を解決して半導体レーザの利 点を活かすために、従来さまざまなAPC(Automatic

40

Power Control) 回路が提案されている。

【0003】このAPC回路は大きく次の3つの方式に分類できる。①半導体レーザの光出力を受光素子によりモニターし、この受光素子に発生する受光電流(半導体レーザの光出力に比例する)に比例する信号と、発光レベル指令信号とが等しくなるように、常時半導体レーザの順方向電流を制御する光・電気負帰還ループにより半導体レーザの光出力を所望の値に制御する方式。

【0004】②パワー設定時間には半導体レーザの光出力を受光素子によりモニターし、この受光素子に発生す 10 る受光電流(半導体レーザの光出力に比例する)に比例する信号と、発光レベル指令信号とが等しくなるように半導体レーザの順方向電流を制御し、パワー設定期間外にはパワー設定期間で設定した半導体レーザの照方向電流の値を保持することによって半導体レーザの光出力を所望の値に制御するとともに、パワー設定期間外にはパワー設定期間で設定した半導体レーザの順方向電流を情報に基づいて変調することにより半導体レーザの光出力に情報を載せる方式。③半導体レーザ温度を測定し、その測定した温度信号によって半導体レーザの順方向電流 20 を制御したり、または半導体レーザの温度を一定とする\*

\*ように制御をしたりして半導体レーザの光出力を所望の 値に制御する方式。

【0005】半導体レーザの光出力を所望の値とするためには(1)の方式が望ましいが、受光素子の動作速度、光・電気負帰還ループを構成している増幅素子の動作速度等の限界により制御速度に限界が生ずる。例えば、この制御速度の目安として光・電気負帰還ループの開ループでの交叉周波数を考慮した場合、この交叉周波数をfoとしたとき半導体レーザの光出力のステップ応答特性は次のように近似できる。

Pout=P<sub>0</sub> {1-exp (-2πf<sub>0</sub>t)} Pout: 半導体レーザの光出力

P0: 半導体レーザの設定された光強度

t:時間

半導体レーザの多くの使用目的では、半導体レーザの光 出力を変化させた直後から、設定された時間 τ0が経過 するまでの全光量(光出力の積分値∫ Pout)が所定 の値となることが必要とされ、以下の式のようになる。

[0006]

【数1】

$$\int P_{\text{out}} = P_{\text{o}} \cdot t_{\text{o}} \left( 1 - \frac{1}{2\pi f_{\text{o}} \tau_{\text{o}}} \left[ 1 - \exp(-2 \pi f_{\text{o}} \tau_{\text{o}}) \right] \right)$$

【0007】仮に、τ0=50ns、誤差の許容範囲を 0.4%とした場合、fo>800MHzとしなければな らず、これは極めて困難である。また、(2)の方式で は(1)の方式の上記問題は発生せず、半導体レーザを 高速に変調することが可能であるので、多く使用されて いる。しかしながら、この(2)の方式では半導体レー 30 ザの光出力を常時制御しているわけではないので、外乱 等により容易に半導体レーザの光量変動が生ずる。外乱 としては、例えば半導体レーザのドウループ特性があ り、半導体レーザの光量はこのドウループ特性により容 易に数%程度の誤差が生じてしまう。半導体レーザのド ウループ特性を抑制する試みとして、半導体レーザの熱 時定数に半導体レーザ駆動電流の周波数特性を合わせ補 償する方法などが提案されているが、半導体レーザの熱 時定数は各半導体レーザ毎に個別にバラツキがあり、ま た半導体レーザの周囲環境により異なる等の問題があ る。また光ディスク装置などにおいて問題とされる半導 体レーザの戻り光の影響による光量変動などの問題があ る。

【0008】この点を解決するために、例えば、特開平 2-205086号公報のものが提案されている。この 公報のものは、半導体レーザの光出力を受光素子により モニターし、その出力と発光レベル指令信号とが等しく なるように半導体レーザの順方向電流を制御する光・電 気負帰還ループと、発光レベル指令信号を半導体レーザ の順方向電流に変換する変換手段とを有し、前配光・電 50 気負帰還ループの制御電流と前記変換手段により生成された電流との和または差の電流によって前記半導体レーザを制御するものである。しかしながら、光・電気負帰還ループの設計の容易さや、高速、高精度、高分解能な半導体レーザ制御装置としては不十分なものであった。 【0009】

【目的】本発明は、上述の問題点に鑑みてなされたもので、バイポーラトランジスタを用いたIC化による光・電気負帰還ループの設計を容易にし、かつ高速な制御を可能とした半導体レーザ制御装置を提供することを目的としてなされたものである。

[0010]

【構成】本発明は、上記目的を達成するために、(1)被駆動半導体レーザの光出力の一部をモニターし、該半導体レーザの出力光強度に比例するモニター信号と発光指令信号とが等しくなるように前記半導体レーザの順方向電流を制御する半導体レーザ制御装置において、前記発光指令信号と前記モニター信号との差電流を誤差電流増幅器により増幅して前記半導体レーザの前記順方向電流を制御する光・電気負帰還ループと、前記誤差電流増幅器の前記発光指令信号の変化に応じた出力電流の変化量を検出するカレント検出回路と、第1のD/A変換器と、前記カレント検出回路の出力と前配第1のD/A変換器の出力とを比較する比較器と、該比較器の出力結果を所定のタイミングに保持するメモリー機能と、前記所定のタイミングを生成するタイミング発生回路と、前記

メモリーからの出力に従いD/A変換を行なう第2のD /A変換器と、前記発光指令信号に比例した電流を出力 し、比例係数を前記第2のD/A変換器の出力により決 定する電流加算回路とから成ること、更には、(2)前 記カレント検出回路をハイパスフィルターにより構成し たこと、更には、(3)前記発光指令信号の最小値が所 定値であり、前記発光指令信号の変化は最小値から最大 値に変化させること、更には、(4)前記(3)におい て、前記カレント検出回路をハイパスフィルターにより 構成したこと、更には、(5)前配(1)において、前 10 記タイミング発生を遅延回路により構成すること、更に は、(6)前記(5)において、前記遅延回路の遅延時 間の最小値を前記光・電気負帰還ループの制御時間より 長くしたこと、更には、(7) 前記(6) において、前 記カレント検出回路をハイパスフィルターにより構成 し、前記変換タイミングの1ビットあたりの遅延時間を 前記ハイパスフィルターの時定数より短くしたこと、更 には、(8)前記(1)において、前記誤差電流増幅器 は、入力電流によりキャパシタンスの電荷を充放電する ことにより誤差電圧に変換し、該誤差電圧をハイインピ 20 - ダンス入力回路を介して第1のペアトランジスタのエ ミッタ電流差を前記誤差電圧に比例した電流だけ変化さ せる入力部と、前記第1のペアトランジスタのペース・ エミッタ電圧差を第2のペアトランジスタのベース・エ ミッタ電圧差として与えることにより、前記第2のペア トランジスタのコレクタ電流を変化させ、該第2のペア トランジスタのコレクタ電流に比例した電流を出力電流 とする出力部とを有すること、或いは、(9)被駆動半 導体レーザの光出力の一部をモニターし、該半導体レー ザの出力光強度に比例するモニター信号と発光指令信号 30 とが等しくなるように前記半導体レーザの順方向電流を 制御する半導体レーザ制御装置において、前記発光指令 信号と前記モニター信号との差電流を誤差電流増幅器に より増幅して前記半導体レーザの前記順方向電流を制御 する光・電気負帰還ループと、該光・電気負帰還ループ を介して、前記発光指令信号の変化に応じた前記半導体 レーザの順方向電流をA/D変換するA/D変換回路 と、前記誤差電流増幅器の前記発光指令信号の変化に応 じた出力電流の変化量を検出するカレント検出回路とか ら成ること、更には、(10)前記(9)において、前 40 記発光指令信号の最小値が所定値であり、前記発光指令 信号の変化は最小値から最大値に変化させること、更に は、(11)前記(9)において、前記A/D変換の各 ビットの変換タイミングを遅延回路により構成するこ と、更には、(12)前記(9)において、前記誤差電 流増幅器は、入力電流によりキャパシタンスの電荷を充 放電することにより誤差電圧に変換し、該誤差電圧をハ イインピーダンス入力回路を介して第1のペアトランジ スタのエミッタ電流差を前記誤差電圧に比例した電流だ け変化させる入力部と、前配第1のペアトランジスタの 50

ベース・エミッタ電圧差を第2のペアトランジスタのベース・エミッタ電圧差として与えることにより、前記第2のペアトランジスタのコレクタ電流を変化させ、該第2のペアトランジスタのコレクタ電流に比例した電流を出力電流とする出力部とを有することを特徴としたものである。以下、本発明の実施例に基づいて説明する。

【0011】図1は、本発明による半導体レーザ制御装置に用いられる光・電気負帰還ループの一実施例を説明するための構成図で、図中、1はハイインピーダンス回路、2は電圧・電流変換回路、3は順方向電流変換回路である。なお、この図1の構成は後述する図8のI部に対応している。

【0012】発光指令信号 I signal と、被駆動半導体レ ーザ(LD)の光出力Poの一部をモニターして、入力 された光強度に比例した光起電流Imとがキャパシタン スCfの同一端子に接続され、そのため同電流の方向が 逆方向なのでキャパシタンスCfに流れる電流は I sign al-Imとなる。この差電流 Isignal-Imによりキャ パシタンスCfの端子間電圧V1が変化する。 キャパシ タンスCfの端子間電圧V1はハイインピーダンス回路 1を介して、電圧・電流変換回路2に入力され、トラン ジスタQ1のエミッタ電流をIEI、トランジスタQ2の エミッタ電流を-IFIに変化させる。ここでシランジス タQ1, Q2を動作させるためのバイアス電流をI1と すると、トランジスタQ1のエミッタ電流は I 1+ I F1 であり、トランジスタQ2のエミッタ電流はI1-IE1 となる。トランジスタQ1のベースとトランジスタQ2 のベースとは同一電位にバイアスされている。トランジ スタQ1、Q2のベース・エミッタ電圧は次のようにな る。

[0013]

 $V_{BE1} = V_T \cdot 1 \text{ n } (I_1 + I_{E1}) - V_T \cdot 1 \text{ n } (I_{S1})$   $V_{BE2} = V_T \cdot 1 \text{ n } (I_1 - I_{E1}) - V_T \cdot 1 \text{ n } (I_{S1})$ また、トランジスタQ3, Q4のベース・エミッタ電圧 は次のようになる。

 $V_{BE3}=V_T\cdot 1$  n  $(I_0-I_{E3})$   $-V_T\cdot 1$  n  $(I_{S2})$   $V_{BE4}=V_T\cdot 1$  n  $(I_0+I_{E3})$   $-V_T\cdot 1$  n  $(I_{S2})$  ここで、トランジスタQ 3 とQ 4 のエミッタ電流をそれ ぞれ  $I_0+I_{E3}$ ,  $I_0-I_{E3}$ とした。一方、トランジスタQ 1 のエミッタはトランジスタQ 4 のベースに接続され、トランジスタQ 3 とQ 4 のエミッタは接続され、トランジスタQ 3 とQ 4 のエミッタは接続されている。

【0014】したがって、トランジスタQ1とトランジスタQ2のベース・エミッタ電位差は、トランジスタQ4とトランジスタQ3のベース・エミッタ電位差に等しくなる。

 $V_{BE1} - V_{BE2} = V_{BE4} - V_{BE3}$ 前記各トランジスタのベース・エミッタ電圧式から  $I_{E3} = (I_0 / I_1) \cdot I_{E1}$ 

となる。ここで、キャパシタンスCfの端子間電圧V1 とエミッタ電流IFIとの関係は比例するようにハイイン ビーダンス回路1を介して、電圧・電流変換回路2が動 作するようになっている。この比例係数をAoとすれ ば

 $I_{E3} = (I_0/I_1) \cdot A_0 \cdot V_1$ となる。

【0015】したがってトランジスタQ3, Q4のエミ ッタ電流の変化はキャパシタンスCfの端子間電圧に比 例し、トランジスタQ3, Q4の電流増幅率が十分大き 10 ければ、トランジスタQ3, Q4のエミッタ電流はコレ クタ電流に等しい。このようにしてキャパシタンスCf の端子間電圧V1に比例する電流がトランジスタQ3, Q4のコレクタ電流となり、半導体レーザの順方向電流 に変換する変換回路3を介してトランジスタQ3, Q4\*

\*のコレクタ電流に比例する電流が半導体レーザ(LD) の駆動電流となる。半導体レーザの順方向電流に変換す る変換回路3の比例係数をA1とし、半導体レーザのし きい値電流をIth、微分量子効率をη、光出力をPo、 半導体レーザ(LD)を光出力をモニターしているフォ トダイオード (PD) との結合効率をα、前記フォトダ イオード(PD)の放射感度をSとすると、フォトダイ オード(PD)の光起電流Imと半導体レーザ(LD) の光出力Poは下記のようになる。

8

 $P_0 = \eta \cdot \{ (I_0 / I_1) \cdot A_1 \cdot A_0 \cdot V_1 - I \text{ th} \}$  $I m = \alpha \cdot S \cdot \eta \cdot \{ (I_0 / I_1) \cdot A_1 \cdot A_0 \cdot V_1 - I \text{ th} \}$ 【0016】ここでDC動作の場合には、キャパシタン 🗻 スCfと等価的に並列に入る抵抗をRとすれば  $V_1 = R \cdot (I signal - I m)$ なので、

 $P_0 = \eta \cdot (I_0/I_1) \cdot A_1 \cdot A_0 \cdot R \cdot I_{signal} / (1 + \alpha \cdot S \cdot \eta \cdot (I_0/I_1) \cdot A_1 \cdot A_0 \cdot R \cdot I_{signal} / (1 + \alpha \cdot S \cdot \eta \cdot (I_0/I_1) \cdot A_1 \cdot A_0 \cdot R \cdot I_{signal} / (1 + \alpha \cdot S \cdot \eta \cdot (I_0/I_1) \cdot A_1 \cdot A_0 \cdot R \cdot I_{signal} / (1 + \alpha \cdot S \cdot \eta \cdot (I_0/I_1) \cdot A_1 \cdot A_0 \cdot R \cdot I_{signal} / (1 + \alpha \cdot S \cdot \eta \cdot (I_0/I_1) \cdot A_1 \cdot A_0 \cdot R \cdot I_{signal} / (1 + \alpha \cdot S \cdot \eta \cdot (I_0/I_1) \cdot A_1 \cdot A_0 \cdot R \cdot I_{signal} / (1 + \alpha \cdot S \cdot \eta \cdot (I_0/I_1) \cdot A_1 \cdot A_0 \cdot R \cdot I_{signal} / (1 + \alpha \cdot S \cdot \eta \cdot (I_0/I_1) \cdot A_1 \cdot A_0 \cdot R \cdot I_{signal} / (1 + \alpha \cdot S \cdot \eta \cdot (I_0/I_1) \cdot A_1 \cdot A_0 \cdot R \cdot I_{signal} / (1 + \alpha \cdot S \cdot \eta \cdot (I_0/I_1) \cdot A_1 \cdot A_0 \cdot R \cdot I_{signal} / (1 + \alpha \cdot S \cdot \eta \cdot (I_0/I_1) \cdot A_1 \cdot A_0 \cdot R \cdot I_{signal} / (1 + \alpha \cdot S \cdot \eta \cdot (I_0/I_1) \cdot A_1 \cdot A_0 \cdot R \cdot I_{signal} / (1 + \alpha \cdot S \cdot \eta \cdot (I_0/I_1) \cdot A_1 \cdot A_0 \cdot R \cdot I_{signal} / (1 + \alpha \cdot S \cdot \eta \cdot (I_0/I_1) \cdot A_1 \cdot A_0 \cdot R \cdot I_{signal} / (1 + \alpha \cdot S \cdot \eta \cdot (I_0/I_1) \cdot A_1 \cdot A_0 \cdot R \cdot I_{signal} / (1 + \alpha \cdot S \cdot \eta \cdot (I_0/I_1) \cdot A_1 \cdot A_0 \cdot R \cdot I_{signal} / (1 + \alpha \cdot S \cdot \eta \cdot (I_0/I_1) \cdot A_1 \cdot A_0 \cdot R \cdot I_{signal} / (1 + \alpha \cdot S \cdot \eta \cdot (I_0/I_1) \cdot A_1 \cdot A_0 \cdot R \cdot I_{signal} / (1 + \alpha \cdot S \cdot \eta \cdot (I_0/I_1) \cdot A_1 \cdot A_0 \cdot R \cdot I_{signal} / (1 + \alpha \cdot S \cdot \eta \cdot (I_0/I_1) \cdot A_1 \cdot A_0 \cdot R \cdot I_{signal} / (1 + \alpha \cdot S \cdot \eta \cdot (I_0/I_1) \cdot A_1 \cdot A_0 \cdot R \cdot I_{signal} / (1 + \alpha \cdot S \cdot \eta \cdot (I_0/I_1) \cdot A_1 \cdot A_0 \cdot R \cdot I_{signal} / (1 + \alpha \cdot S \cdot \eta \cdot (I_0/I_1) \cdot A_1 \cdot A_0 \cdot R \cdot I_{signal} / (1 + \alpha \cdot S \cdot \eta \cdot (I_0/I_1) \cdot A_1 \cdot A_0 \cdot R \cdot I_{signal} / (1 + \alpha \cdot S \cdot \eta \cdot (I_0/I_1) \cdot A_1 \cdot A_0 \cdot R \cdot I_{signal} / (1 + \alpha \cdot S \cdot \eta \cdot (I_0/I_1) \cdot A_1 \cdot A_0 \cdot R \cdot I_{signal} / (1 + \alpha \cdot S \cdot \eta \cdot I_0 \cdot I_0 \cdot A_0 \cdot R \cdot I_0 \cdot I_0 \cdot I_0 \cdot A_0 \cdot R \cdot I_0 \cdot A_0 \cdot R \cdot I_0 \cdot I_0 \cdot A_0 \cdot R \cdot I_0 \cdot I_0 \cdot A_0 \cdot R \cdot I_0 \cdot A_0 \cdot R \cdot I_0 \cdot I_0 \cdot A_0 \cdot R \cdot I_0 \cdot I_0 \cdot A_0 \cdot A_0 \cdot A_0 \cdot A_0 \cdot I_0 \cdot A_0 \cdot A_$  $-\eta \cdot I \text{ th/ } \left(1 + \alpha \cdot S \cdot \eta \cdot (I_0/I_1) \cdot A_1 \cdot A_0 \cdot R\right)$ 

となる。

 $R = 50 (k \Omega), \eta = 0.15 (mW/mA), \alpha \cdot S = 0.133 (mA/mW)$  $A_0 = 2$ ,  $A_1 = 1 / 6.8(\Omega)$ ,  $I_0 / I_1 = 10$ ,  $I_1 = 50 \text{ mA}$ 

の場合には

 $\alpha \cdot S \cdot \eta \cdot (I_0/I_1) \cdot A_1 \cdot A_0 \cdot R = 3 \ 0 \ 0 \ \gg 1$ I th  $(I_0/I_1) \cdot A_1 \cdot A_0 \cdot R = 0.34 \mu A = 3 \mu W$ 以上からPoの標準的出力レベルが1mW程度の場合  $P_0 = I_{\text{signal}} / \alpha \cdot S$ 

となりPoはIsignalに比例する。

【0017】次にAC動作の場合には

 $V_1 = (I signal - I m) / j \omega C f$ 

なので、光・電気負帰還ループのオープンループでのゲ インGvは下記のようになる。

 $G v = \alpha \cdot S \cdot \eta \cdot (I_0 / I_1) \cdot A_1 \cdot A_0 / (j \omega C f)$ ここで、回路動作上の位相遅れに関しては下記理由によ り大幅に低減されている。

【0018】発光指令信号とフォトダイオード(PD) の光起電流の比較はキャパシタンスCfの充放電により 行なっているので、前記ϳωCfの項により表現される 設計上の位相遅れ要因のほかはほとんど発生しない。ま た、ハイインピーダンス回路は、例えばトランジスタに より構成し、コレクタ接地回路を用いれば、トランジス タの遮断周波数近くまで動作するのでたやすく高速化す ることができる。更に電圧・電流変換回路2もトランジ スタのエミッタに抵抗を付加してコレクタ電流を取り出 すようにすれば、たやすく高速化することができる。ま たトランジスタQ1,Q2にはバイアス電流が、例えば 100 μ A程度流れていれば、エミッタ抵抗値は300 Ω程度なので、等価的に並列に挿入されるキャパシタン スの影響は大幅に低減される。

【0019】従って、光・電気負帰還ループのオープン ループゲインが1となる周波数が200程度であれば、 上記G v の表現式がそのまま成立するようになる。さ

て、α·S·η·(I<sub>0</sub>/I<sub>1</sub>)·A<sub>0</sub>が一定値のとき光・電気 負帰還ループのオープンループゲインが1となる周波数 は比例係数A1とキャパシタンスCfの値により設定す ることができる。ところが半導体レーザはα·S·ηの値 が個別半導体レーザにより大幅にばらついている。この ために半導体レーザ制御回路をIC化する場合には、こ のバラツキを個別半導体レーザ毎に外付け部品により設 定できるようになっている必要がある。また、ICにお いては個別素子の絶対値バラツキが大きいため、比例係 30 数A1とキャパシタンスCfの値をIC内で設定するこ とができない。従って、比例係数A1とキャパシタンス Cfの値は外付け部品により決定できるようにすること により、上記問題点は除去することができる。

【0020】図2は、図1に示した光・電気負帰還ルー プの回路構成図である。図中の一点鎖線で示したブロッ クは図1に対応している。Q22により図1において述 ベたハイインピーダンス回路1を実現し、Q18, Q1 9、抵抗R1により図1の電圧・電流変換回路2を実現 している。図1のトランジスタQ1, Q2に対応するト ランジスタは、図2においてはQ21, Q20であり、 図2においてはQ21, Q20のベース・エミッタ電圧 差をトランジスタQ14, Q13を介し、図1における トランジスタQ3, Q4に対応するトランジスタQ1 0, Q9に接続している。この場合Q14, Q13のト ランジスタでの電圧降下は同じになるようにバイアス電 流がQ14, Q13に流れている。トランジスタQ9の コレクタ電流の変化量が、抵抗R2により電圧に変換さ れてQ1のトランジスタのベース電圧になる。ここでト ランジスタQ6, Q7, Q3、抵抗R4、キャパシタン

50 スC0によりDCシフトを行ないながら、電圧・電流変

換している。Q1のトランジスタのベース電圧はDCシフトしてトランジスタQ0のエミッタ電圧になる。

【0021】その結果、抵抗RfにはトランジスタQ0のエミッタ電圧と抵抗Rfの値により決まる電流が流れ、トランジスタQ0の電流増幅率が十分大きいので、トランジスタQ0のエミッタ電流は該トランジスタQ0のコレクタ電流に等しくなる。このようにして半導体レーザ(LD)の順方向電流を制御する。ここで図1の説明において述べたA1は1/Rfであり、本発明による光・電気負帰還ループ回路をIC化する場合には、抵抗 10Rfを外付け部品とすることにより、図1における光・電気負帰還ループの周波数特性の設定のところで述べたことが実現されている。

【0022】図3は図2のバイアス電圧生成回路であり、図3に示したバイアスを与えることで図2の動作が保証されている。以下、動作について説明する。図中の I 部で温度に安定な基準電圧を発生させている。すなわち、抵抗R38とトランジスタQ37のエミッタ間で前記基準電圧が発生している。そのため抵抗R38に流れる電流が非常に安定になる。トランジスタQ37のコレ 20 クタには、トランジスタQ38,Q39,Q40で構成されているカレントミラー回路が接続されており、矢印 ①、②で示す方向の電流が流れる。

【0023】トランジスタQ41, Q42, Q43もカレントミラー回路であり、矢印③、④の方向の電流が流れる。電圧V2は、トランジスタQ43に定電圧をかけるもので、Vccは抵抗R43の電圧降下により電圧V2の安定した電圧が得られる。また、トランジスタQ43と同じベース電圧がトランジスタQ48に印加されているので、該トランジスタQ48のコレクタには、矢印⑤ 30で示す方向に安定した電流が流れる。トランジスタQ47のカレントミラー回路で安定したベース電圧V4が発生される。

【0024】このベース電圧V4をトランジスタQ46のベースに印加すると、トランジスタQ45のベース電圧から安定になる。トランジスタQ45のエミッタとトランジスタQ44のコレクタ間に電圧V3が得られる。そしてこの電圧V3は図2のa点と同電位となり、安定した電圧が得られる。図中のII部では、電圧V5が電源電圧の影響を受けない安定電圧として得られる。すなわち、図2のトランジスタQ1のベース電圧と同じ温度特性をなす電圧が得られる。電圧V6も同様であり、図2のトランジスタの温度特性による影響のない電圧がb点に得られ安定となる。

【0025】図4は、光・電気負帰還ループの他の実施例を示す図である。図4においては図2と同様であるが、図2における抵抗R2の接続が半導体レーザの駆動用トランジスタのエミッタ端子になっている。このようにすることにより、図2に比較して半導体レーザの駆動トランジスタのエミッタ電流が小さな場合のリニアリテ 50

ィを改善している。

【0026】図5は、図4のバイアス電圧生成回路である。ただし、図4におけるV2のバイアスは図3と同様なので、図5の説明においては省略している。以下、動作について説明する。図中のI部において、電圧Vgは、電圧Vccの影響を受けない安定した電圧である。また、電圧V8は、図4のトランジスタQ6のベースへの接続の仕方と等価になるように作成されており、II部においてトランジスタの温度変化や特性のバラツキが同じになるように構成されている。III部における電圧V7つは、図4のトランジスタQ0のエミッタ電圧、すなわちa部における安定電圧を得るためのものである。

【0027】図6は、光・電気負帰還ループの更に他の実施例を示す図である。図6においては、図1における半導体レーザの順方向電流に変換する変換回路3を省略し、図1におけるトランジスタQ3,Q4のコレクタ電流により、直接半導体レーザ(LD)駆動している。このようにすることにより、非常に高速に光・電気負帰還ループを構成可能とする誤差電流増幅器が実現できる。この図6の構成により、最も高速性のある制御回路が得られることになる。しかしながら、トランジスタQ9,Q10としてサイズの大きなトランジスタを用いなければならないという問題点がある。

【0028】図7は、光・電気負帰還ループの更に他の実施例を示す図である。図7は、図2のトランジスタQ18,Q19のバイアス電流を供給しているトランジスタQ16,Q17のベース電圧を独立に設定できるようにした場合である。こうすることにより、前記光・電気負帰還ループのオープンループにおけるDCゲインを決めている。I1とI0の比率を調整でき、外部電圧により光・電気負帰還ループのオープンループでゲインが1となる周波数を変化できるようになる。電圧V10は、図3における抵抗R47と抵抗48の間の電圧V10と対応している。

【0029】図8(a),(b)は、本発明による半導 体レーザ制御回路を示す図で、図中、11はレベルシフ ト回路、12は5BIT D/A変換器(1)、13は メインアンプ、14は5BIT D/A変換器(2)、 15はカレント検出回路、16は3BIT D/A変換 器 (3)、17は比較器、18はD-F/F (D-フリ ップフロップ)、19は3BIT D/A変換器 (4)、20はタイミング発生回路である。なお、メイ ンアンプ13を含むI部は図1の構成に対応している。 また、B部は駆動回路であり、C部は自動設定回路であ る。図8においては光・電気負帰還ループだけでは半導 体レーザの高速制御に限界があるので、更に高速変調が 可能となるように、光・電気負帰還ループとは独立に発 光指令信号に比例する電流を半導体レーザ(LD)に駆 動するような駆動回路II部が付加され、この場合には、 発光指令信号を半導体レーザ (LD) の駆動電流に変換

12

する変換比率が自動的に設定する自動設定回路III部が 付加されている。

【0030】図9は、図8の動作説明用のタイミング信 号の一例が示されている。以下、図8及び図9を参照に して前記変換効率の設定方法を説明する。TCがローの とき、入力データDO~D4にかかわりなく強制的に全 データを内部的にローとして、5BIT D/A12と 5BIT D/A14の出力を最低レベルにする。また TCがローのときには、TO~T3は全てローステート になっている。TCがローからハイに変化したのち、T 10 Oがロー~ハイに変化し、D-F/F18がクリアのモ ードから入力クロックを受け付ける状態になる。この期 間では3BIT D/A19の入力は全てローとなって いて、出力O(D/A(4))は最低レベルになってい る。またTOがローのとき5BIT D/A12の出力 (本発明の実施例においてはこの信号が発光指令信号に なっている。)は、最低レベルになっているが、オフセ ットを持たせているので半導体レーザ(LD)の光出力 は、0にはなっていない。従って、光・電気負帰還ルー プにより発光指令信号のオフセットに対応する電流をメ 20 インアンプは出力している。この時の電流値をIout1 とする。

【0031】次にT0がハイになった後、入力データD 0~D4にかかわりなく強制的に全データを内部的にハ イとして、5BIT D/A12と5BIT D/A1 4の出力を最高レベルにする。すると光・電気負帰還ル ープによりメインアンプ13の出力電流は、発光指令信 号の最高レベルに対応した電流 Iout 2を出力する。カ レント検出回路15はIoutとIout1の差電流Aを出力 する。一方3BITD/A16は、最大値に対応した電 30 流Bを出力している。この電流AとBとを比較器により 比較して、結果をCに出力し、D-F/F18のデータ (D) に入力される。以上の期間 (T1がローの期間) において、D-F/F18の出力はローなので3BIT D/A19によりコントロールされる5BIT D/ A14は、3BIT D/A19の最低出力に対応した 電流を出力している。以上の動作終了後、T1がローか らハイになり、まず比較器の比較結果CをD-F/F1 8aに取り込む。

【0032】この後、3BIT D/A16の出力Bが 40 T1がローのときのレベルの1/2のレベルになり、ま たD-F/F18aの出力結果により、3BITD/A 19の出力O(D/A(4))が変化し、5BIT D /A14の出力電流が変化する。この電流の変化速度は 光・電気負帰還ループの制御速度より遅くなるように設 定しているので、5BIT D/A14の出力変化に応 じて半導体レーザの光出力が変化しないようにメインア ンプ13の電流が変化する。以下、T2, T3のタイミ ングまでは同様な動作をし、D-F/F18が入力デー タを取り込んだ後、入力データDO~D4が有効となる

モードになる。以上の動作は、発光指令信号の変化に対 応した光出力を得るための半導体レーザの順方向電流を 光・電気負帰還ループを介して逐次変換型のA/D変換 を行なっていることにほかならない。 このようにして5 BIT D/A14のフルスケールがメインアンプ13 の出力電流の変化が最小となるように設定される。従っ て、発光指令信号に対応した光レベルになる様に5BI T D/A14が半導体レーザを駆動するので、光・電 気負帰還ループの制御量が減り、高速変調特性が向上す る。

【0033】以上の説明においては、D-F/Fが3B ITの場合であるが、BIT数はいくつであっても良 い。また本発明の実施例においては、D-F/Fを用い ていたがメモリー機能を有していれば良いのでD-F/ Fである必要はない。また、発光指令信号を本発明の実 施例においては、D/A変換器を使用していたが、これ はD/A変換器でなくともよい。また、発光指令信号を 最小値から最大値に変化させていたが、この変化はどの レベルからどのレベルでも同様である。また、5日IT D/A14により発光指令信号に比例する電流を半導 体レーザに駆動しているが、これは、例えば掛け算回路 等を用いれば外部電圧によりフルスケールが変化させら れるのでD/A変換器である必要はない。

【0034】図10は、本発明による半導体レーザ制御 回路の他の実施例を示す図で、図中、21はレベルシフ ト回路、22は発光レベル生成回路D/A部、23は電 流加算回路D/A部、24はエラー検出回路、25は制 御電流検出回路、26は電流設定回路、27は電流加算 回路出力部、28はメインアンプ、29は発光レベル生 成回路基準電流生成部、30は遅延回路、31は基準電 圧生成回路である。

【0035】以下、順を追って動作を説明する。入力デ ータDO~D4はレベルシフト回路21に入力され、V BBにより設定されるスライスレベルにより内部ロジック レベルに変換される。この時、遅延回路30のコントロ ール信号TOがハイ、T6がローの場合には、入力デー タにかかわりなくハイレベルの内部ロジック信号を出力 し、コントロール信号TOがロー、T6がローの場合に は、入力データにかかわりなくローレベルの信号を出力 する。更に出力信号の中点であるスライス電圧VAを出 力する。

【0036】レベルシフト回路21の出力データDA0 ~DA4とスライスレベル信号VAは電流加算回路のD /A部23と発光レベル生成回路D/A部22とに入力 される。同D/Aともに入力データDAO~DA4がロ ーレベルのとき最大電流 Ioと Isとをそれぞれ出力す る。電流加算回路23の出力電流のフルスケールは電流 設定回路の出力であるVCAにより決定される。一方、発 光レベル生成回路D/A部22の出力Isのフルスケー ルは、発光レベル生成回路の基準電流生成部29からの

信号IRにより決定される。

【0037】電流加算回路出力部27は電流加算回路D /A部23の出力電流I0を増幅し、増幅率は外付け抵 抗RFの値により設定され、半導体レーザ(LD)を駆 動する。このように外付け抵抗REにより最大駆動電流 を設定できるので半導体レーザの特性が変わってもRE の値を変更するだけで対応することができる。

【0038】メインアンプ28は発光レベル生成回路D /A部23の出力電流Isと半導体レーザの光出力の一 部をモニターし、光出力に比例する光起電流との差電流 10 が I inに入力され、 I inを増幅して外付けトランジスタ Q1を駆動することにより半導体レーザ(LD)の順方 向電流を制御する。このメインアンプ28と半導体レー ザ(LD)とフォトダイオード(PD)とで光・電気負 帰還ループが構成されている。また、メインアンプ28 は発光レベル生成回路29からのコントロール信号VCC によりゲインが変えられるようになっている。更に、半 導体レーザの制御電流のモニターをするためのモニター 出力VMONと制御電流が所定電流以上になった場合の保 護回路が内蔵されており、保護回路が動作した場合、エ 20 ラーを検出できるようにエラー検出回路への出力VER出 力を行なっている。メインアンプ28の最終段の半導体 レーザの駆動用トランジスタと該トランジスタのエミッ タ抵抗Rf及びフォトダイオード(PD)の出力電流と 発光指令信号 I sとの差電流を積分するキャパシタンス Cfとを外付け部品とすることにより、光・電気負帰還 ループの制御速度の安定化や図10のブロック(トラン ジスタQ1を除く)の消費電力の低減を図っている。

【0039】制御電流検出回路20は、図8において示 されたカレント検出回路15と3BIT D/A16と 30 比較器 1 7 が含まれている。比較結果のDF0, DF1 は電流設定回路26に出力される。エラー検出回路24 はVERの入力と基準電圧VR1とを比較し、エラーが発生 していた場合にERROR信号を出力する。電流設定回 路26は制御電流検出回路25の出力DF0, DF1を 受取り、遅延回路30により設定されたタイミングT 1, T3, T5に応じてDF0, DF1のデータをホー ルドし、ホールドされたデータに応じて電流加算回路D /A部22のフルスケールを設定する出力VCAを出力す る。また、T5のタイミングのデータをホールドした 後、タイミング信号T6をレベルシフト回路21に出力 する。

【0040】発光レベル生成回路基準電流生成部29は 外付け抵抗VR1により設定された基準電流により、メ インアンプ28のゲインコントロール信号VCCと発光レ ベル生成回路D/A部22のフルスケール設定電流IR とを連動させて出力する。更にVCONT電圧によりゲイン コントロール信号VCCとは独立に発光レベル生成回路D **/A部22のフルスケールを設定できるようになってい** る。遅延回路30はTC信号にしたがって一定時間遅れ 50 14

てステートが変化するT0,T1,T3,T5を出力す る。基準電圧生成回路31はほんブロックの動作上の基 準電圧を生成している。以上のブロックはレベルシフト 回路21が、基準電圧生成回路31、メインアンプ2 8、電流加算回路出力部27と物理的距離ができるかぎ り離れるように配置されている。

【0041】図11は、レベルシフト回路の構成図であ り、TOがローのときDO~D4が入力される差動スイ ッチのバイアス電流がOとなり、DAO~DA4は強制 的にハイレベルになる。また、T6がローのときにはV ~ BBの入力部から電流を引き込み、強制的にスライスレベ ルをローにする。この結果、入力データDO~D4にか 、 かわりなくDAO~DA4はローになる。図12は、発 光レベル生成回路D/A部の構成図であり、入力電流 I Rにより動作される差動スイッチのスイッチングされる 各電流値を設定している。

【0042】図13は、電流加算回路D/A部の構成図 である。トランジスタQ70,Q71は差動スイッチで あり、トランジスタQ72、Q73、トランジスタQ7 4, Q75、トランジスタQ76, Q77、トランジス タQ78, Q79も同様に差動スイッチである。トラン ジスタQ80のサイズを1とすると、Q81は2、Q8 2は4、Q83は8、Q84は16という関係になって いる。すなわち、抵抗R80に流れる電圧をI1とし、 順次、抵抗R81に流れる電流をI2、抵抗R82に流 れる電流をI3、抵抗R83に流れる電流をI4、抵抗R 84に流れる電流を $I_5$ とした場合に、 $I_2$ =2 $I_1$ 、 $I_3$ =4 I<sub>1</sub>、 I<sub>4</sub>=8 I<sub>1</sub>、 I<sub>5</sub>=16 I<sub>1</sub>の関係が成り立 つ。DA0がローの時は、電流 I 0がトランジスタQ7 1に流れ、その結果として、電流 11が流れる。また、 DA1がローの時は、トランジスタQ73に電流 Inが 流れ、その結果として、電流 I 2が流れる。このように 順次差動スイッチを動作させることにより加算電流が出 力される。

【0043】図14は、エラー検出回路の構成図であ る。電圧VIIIがトランジスタQ85のベースに印加され ると、抵抗R85による電圧Vccの電圧降下により、a 点には対応する電圧が発生する。 すなわち、 V<sub>FR</sub>=Vcc -VBとした場合に、b点にはVBの電圧が発生する。こ のb点の電圧VBと電圧VR1を比較し、VR1>VBであれ ばエラー信号が発生する。

【0044】図15は、制御電流検出回路の構成図であ る。VMON信号を外付け抵抗RSOとRS1により分圧 し、半導体レーザの種類に対応して分圧比を設定できる ようになっている。また外付けキャパシタンスによりハ イパスフィルターを構成し、TOのハイの時間が、TO がローになってからT6がハイになる間での時間が十分 長くすることを利用して、発光指令信号が最小レベルか ら最大レベルになったときに対応した光・電気負帰還ル ープの制御電流の変化量をDC電位の精度を保って検出 している。このようにすることにより、簡単な構成で制 御電流の変化量を検出することができる。

【0045】図16は、電流設定回路の構成図である。 図中のI部は、図8におけるD-F/F18aに対応 し、II部は、図8における18c、III部は、図8にお ける18b、IV部は、図8における3BIT D/A変 換器19に各々対応している。図17は、電流加算回路 の出力部の構成図である。図13に示した電流加算回路 D/A部において得られた電流I<sub>0</sub>を増幅したものが図 中の矢印方向の電流として流れる。

【0046】図18は、メインアンプの構成図である。 半導体レーザ制御回路において、半導体レーザは過大電流により破損しやすいので、通常制御回路の電源投入後に半導体レーザ駆動電源を投入する。制御回路の電源投入後、半導体レーザ駆動電流が投入されていない場合には、光・電気負帰還ループは動作上飽和状態になっている。この影響によりIinの入力部の電位は低下し、前段のD/A部のみならず次段のトランジスタも飽和状態になる。このためICにおいてはラッチアップする。これを防ぐため、図18においてはJinの電位が下がりすぎ20ないように、また正常動作において影響を与えないようにトランジスタのベース電圧を飽和する電位以下にはならず、動作時にはオフとなるような電位を与えるトランジスタTRを付加している。

【0047】図19 (a), (b) は、発光レベル生成 回路基準電流生成部の構成図である。図19において電 圧VRはトランジスタのベースに入力されトランジスタ のエミッタ電位が一定になるようになっている。このよ うにして外付け抵抗VRの端子間電位が安定になってい る。抵抗VRの抵抗値を変えることにより、発光指令信 30 号のフルスケールと光・電気負帰還ループのオープンル ープでのゲインが連動して変化する。オープンループの ゲインと発光指令信号のフルスケールとはフルスケール が増大するとゲインが低下するようになっている。従っ て、抵抗VR1を調整するときにはレベルシフト回路の 入力データを全てハイにし、フルスケールが最小値から 大きくなる方向に調整する。これは半導体レーザの保護 のために必要なことである。したがって、抵抗VR1を 調整するときには光・電気負帰還ループの安定性の観点 からオープンループゲインが1となる周波数を適正値よ 40 りも低くなる様にしておく必要がある。これを外付けの スイッチとこれに直列に接続されるキャパシタンスによ り設定している(調整時にはスイッチをオンにし、調整 終了後スイッチをオフとすることにより実現してい る)。

【0048】また、可変抵抗VR1が小さな値の場合にはフルスケールが最小になるようになっている。また、図1の動作説明において述べたように、メインアンプのゲインの変化はI0に反比例して変化するので、発光指令信号のフルスケール設定電流に比例して変化する電流 50

16

になるようなVCCを生成している。但し、図1の場合との違いは、メインアンプの電圧・電流変換のとき、トランジスタのエミッタ抵抗の影響により図1の場合とずれている。これを除去するためにTR1とTR2のエミッタ電流比を変えて保証している。この結果、発光指令信号のフルスケール設定電流とメインアンプのペアトランジスタのバイアス電流とは完全に比例関係になってはいない。

【0049】さて、可変抵抗VR1により設定された電 流は、トランジスタTR9にながれ、該トランジスタT R9のコレクタ電流はペアシランジスタTR3, TR4とに分流する。この分流比はTR5とTR6のトランジスタの分流比と同じであり、TR5, TR6の分流比は、外部入力電圧VCONTによりTR7の電流を設定することにより決められる。このようにして外部入力電圧に比例した分流比を得ることによりIRを設定する。また、発光指令信号のフルスケールをメインアンプのゲインとは独立に設定できるようにし、これにより半導体レーザの発光光量の最大値をVR1の調整後、本発明の半 導体レーザ制御回路が動作状態にあっても設定できるようになる。

【0050】図20は、遅延回路の構成図である。図中のI部でトランジスタの動作タイミングのわずかな遅れを発生させる。すなわち、a部の信号をII部のRC時定数で図9に示す遅延時間 $\Delta$ t<sub>2</sub>を得る。また、III部のRC時定数で図9に示す遅延時間 $\Delta$ t<sub>2</sub>を得る。さらにIV部のRC時定数で図9に示す遅延時間 $\Delta$ t<sub>3</sub>を得る。図21は、基準電圧生成回路の構成図である。図中のI部のa点の電圧が安定した電圧となるように回路構成されている。II部はカレントミラー回路で電圧Vcspを発生する。また、III部も同様にカレントミラー回路で電圧Vcs<sub>1</sub>を発生する。電圧VRは、トランジスタのベースに電圧が印加されるとエミッタ電位が安定になるように構成される。VR1はa点と同じ電圧が得られる。VR2はトランジスタベース・エミッタ間の逆方向の温度特性が得られるような電流を出力させる。

[0051]

【効果】以上の説明から明らかなように、本発明による と、以下のような効果がある。

(1)請求項1に対応する効果;被駆動半導体レーザの 光出力の一部をモニターし、該半導体レーザの出力光強 度に比例するモニター信号と発光指令信号とが等しくな るように前記半導体レーザの順方向電流を制御する半導 体レーザ制御装置において、前記発光指令信号と前記モニター信号との差電流を誤差電流増幅器により増幅して 前記半導体レーザの前記順方向電流を制御する光・電気 負帰還ループと、前記誤差電流増幅器の前記発光指令信 号の変化に応じた出力電流の変化量を検出するカレント 検出回路と、第1のD/A変換器と、前記カレント検出 回路の出力と前記第1のD/A変換器の出力とを比較す

る比較器と、該比較器の出力結果を所定のタイミングに 保持するメモリー機能と、前記所定のタイミングを生成 するタイミング発生回路と、前記メモリーからの出力に 従いD/A変換を行なう第2のD/A変換器と、前記発 光指令信号に比例した電流を出力し、比例係数を前記第 2のD/A変換器の出力により決定する電流加算回路と を有するように構成したので、バイポーラトランジスタ を用いたIC化による光・電気負帰還ループの設計が容 易になり、かつ、高速な制御が可能となる。また、素子 数を少なく構成することができ、コンパクト化、小型化 10 が図れる。

- (2)請求項2に対応する効果;カレント検出回路をハイパスフィルターにより構成したので、簡易な回路構成が実現でき、素子数が少なくてすむ。
- (3)請求項3に対応する効果;請求項1の効果に加え、発光指令信号の最小値が所定値であり、前記発光指令信号の変化は最小値から最大値に変化させるので、バイポーラトランジスタを用いたIC化による光・電気負帰還ループの設計が容易となり、かつ、高速な制御が可能となる。また、素子数を少なくすることができる。
- (4)請求項4に対応する効果;カレント検出回路をハイパスフィルターにより構成したので、簡易な回路構成が実現でき、素子数が少なくてすむ。
- (5) 請求項5に対応する効果;請求項1の効果に加え、タイミング発生を遅延回路により構成したので、バイポーラトランジスタを用いたIC化による光・電気負帰還ループの設計が容易になり、かつ、高速な制御が可能となる。特に、遅延回路を用いているので、回路構成が簡易であり、素子数を少なくすることができる。
- (6) 請求項6に対応する効果;遅延回路の遅延時間の 30 最小値を前記光・電気負帰還ループの制御時間より長く したので、より高速な制御が実現できる。
- (7)請求項7に対応する効果;カレント検出回路をハイパスフィルターにより構成し、変換タイミングの1ビットあたりの遅延時間をハイパスフィルターの時定数より短くしたので、カレント検出回路の設定がより高精度になる。
- (8)請求項8に対応する効果;請求項1の効果に加え、誤差電流増幅器は、入力電流によりキャパシタンスの電荷を充放電することにより誤差電圧に変換し、該誤 40 差電圧をハイインピーダンス入力回路を介して第1のペアトランジスタのエミッタ電流差を前記誤差電圧に比例した電流だけ変化させる入力部と、前記第1のペアトランジスタのベース・エミッタ電圧差を第2のペアトランジスタのベース・エミッタ電圧差として与えることにより、前記第2のペアトランジスタのコレクタ電流を変化させ、該第2のペアトランジスタのコレクタ電流に比例した電流を出力電流とする出力部とを有するように構成したので、バイポーラトランジスタを用いたIC化による光・電気負帰還ループの設計が容易になり、かつ高速 50

- な制御が可能となる。また、素子数を少なくすることが でき、コンパクト化、小型化が実現できる。
- (9) 請求項9に対応する効果;光・電気負帰還ループを介して、発光指令信号の変化に応じた半導体レーザの順方向電流をA/D変換するA/D変換回路を有するので、請求項1の効果に加えて、より安定した光出力を得ることができる。
- (10) 請求項10に対応する効果;光・電気負帰還ループを介して、発光指令信号の変化に応じた半導体レーザの順方向電流をA/D変換するA/D変換回路を有すでるので、請求項3の効果に加えて、より安定した光出力を得ることができる。
- (11) 請求項11に対応する効果;光・電気負帰還ループを介して、発光指令信号の変化に応じた半導体レーザの順方向電流をA/D変換するA/D変換回路を有するので、請求項5の効果に加えて、より安定した光出力を得ることができる。
- (12) 請求項12に対応する効果;光・電気負帰還ループを介して、発光指令信号の変化に応じた半導体レー20 ザの順方向電流をA/D変換するA/D変換回路を有するので、請求項8の効果に加えて、より安定した光出力を得ることができる。

#### 【図面の簡単な説明】

- 【図1】 本発明による半導体レーザ制御装置に用いられる光・電気負帰還ループの一実施例を説明するための 構成図である。
- 【図2】 図1に示した光・電気負帰還ループの回路構成図である。
- 【図3】 図2のバイアス電圧生成回路の構成図である。
  - 【図4】 光・電気負帰還ループの他の実施例を示す図である。
  - 【図5】 図4のバイアス電圧生成回路の構成図である。
  - 【図6】 光・電気負帰還ループの更に他の実施例を示す図である。
  - 【図7】 光・電気負帰還ループの更に他の実施例を示す図である。
- 【図8】 本発明による半導体レーザの制御回路を示す図である。
  - 【図9】 図8のタインミグチャートを示す図である。
  - 【図10】 本発明による半導体レーザ制御回路の他の 実施例を示す図である。
  - 【図11】 レベルシフト回路の構成図である。
  - 【図12】 発光レベル生成回路D/A部の構成図である。
  - 【図13】 電流加算回路D/A部の構成図である。
  - 【図14】 エラー検出回路の構成図である。
  - 【図15】 制御電流検出回路の構成図である。
  - 【図16】 電流設定回路の構成図である。

電流加算回路出力部の構成図である。

【図18】 メインアンプの構成図である。

【図19】 発光レベル生成回路基準電流生成部の構成

図である。

【図17】

【図20】 遅延回路の構成図である。


【図21】 基準電圧生成回路の構成図である。 【符号の説明】

1…ハイインピーダンス回路、2…電圧・電流変換回

路、3…順方向電流変換回路。


【図1】

光・電気負揮道ループのブロック図




【図3】


光・電気負得速ループのパイアス母路



【図2】




[図4]




【図5】

【図6】


#### 光・電気負得温ループ




【図7】



【図8】



[図9]



【図12】

発光レベル生成回路 DVA 部

VCCI

IN

DAT


DAT

DAT


VA

AGNO


【図10】




【図13】




【図11】




【図14】



【図15】




【図16】




【図17】


#### 電流加算回路出力部




【図19】




【図18】



【図20】



【図21】



### フロントページの続き

(31)優先権主張番号 特顯平3-25708

(32)優先日 平3(1991)1月25日

(33) 優先権主張国 日本 (JP)